理工学部Faculty of Science and Engineering
ELC300XD(電気電子工学 / Electrical and electronic engineering 300)ディジタル回路デザインDigital circuits design
安田 彰Akira YASUDA
授業コードなどClass code etc
学部・研究科Faculty/Graduate school | 理工学部Faculty of Science and Engineering |
添付ファイル名Attached documents | |
年度Year | 2022 |
授業コードClass code | H5563 |
旧授業コードPrevious Class code | |
旧科目名Previous Class title | |
開講時期Term | 秋学期授業/Fall |
曜日・時限Day/Period | 水4/Wed.4 |
科目種別Class Type | |
キャンパスCampus | 小金井 |
教室名称Classroom name | 各学部・研究科等の時間割等で確認 |
配当年次Grade | |
単位数Credit(s) | |
備考(履修条件等)Notes | |
他学部公開科目Open Program | |
他学部公開(履修条件等)Open Program (Notes) | |
グローバル・オープン科目Global Open Program | |
成績優秀者の他学部科目履修制度対象Interdepartmental class taking system for Academic Achievers | |
成績優秀者の他学部科目履修(履修条件等)Interdepartmental class taking system for Academic Achievers (Notes) | |
実務経験のある教員による授業科目Class taught by instructors with practical experience | |
SDGsCPSDGs CP | |
アーバンデザインCPUrban Design CP | |
ダイバーシティCPDiversity CP | |
未来教室CPLearning for the Future CP | |
カーボンニュートラルCPCarbon Neutral CP | |
千代田コンソ単位互換提供(他大学向け)Chiyoda Campus Consortium | |
カテゴリー<理工学部>Category |
電気電子工学科 学科専門科目 |
すべて開くShow all
すべて閉じるHide All
Outline (in English)
This course introduces a logic circuit design using a hardware description language (Verilog).
授業で使用する言語Default language used in class
日本語 / Japanese
授業の概要と目的(何を学ぶか)Outline and objectives
ハードウェア記述言語(verilog)を用いた論理回路設計を身につける.
到達目標Goal
授業終了時には,ディジタル機能ブロックの設計が出来るようになる.また基本的なCPUの設計が出来ることを目指す.
この授業を履修することで学部等のディプロマポリシーに示されたどの能力を習得することができるか(該当授業科目と学位授与方針に明示された学習成果との関連)Which item of the diploma policy will be obtained by taking this class?
ディプロマポリシーのうち、「DP1」と「DP2」と「DP4」に関連
授業で使用する言語Default language used in class
日本語 / Japanese
授業の進め方と方法Method(s)(学期の途中で変更になる場合には、別途提示します。 /If the Method(s) is changed, we will announce the details of any changes. )
デジタル基本回路について復習し,これらのハードウェア記述言語による記述方法を講義する.また,これらについて授業時間内にPCを用いてシミュレータにより,その記述方法,特性について検証する.また,より高度な回路の設計方法について学ぶ.
アクティブラーニング(グループディスカッション、ディベート等)の実施Active learning in class (Group discussion, Debate.etc.)
あり / Yes
フィールドワーク(学外での実習等)の実施Fieldwork in class
なし / No
授業計画Schedule
授業形態/methods of teaching:対面/face to face
※各回の授業形態は予定です。教員の指示に従ってください。
第1回[対面/face to face]:ディジタル集積回路設計とは
ディジタル回路集積回路設計の概要
第2回[対面/face to face]:論理検証とシミュレーション
ディジタル回路の検証,ディジタルシミュレータ,Spiceシミュレータ
第3回[対面/face to face]:論理合成
論理合成とツール
第4回[対面/face to face]:HDL記述の基礎(1)
代入文,代入文,演算子,条件式
第5回[対面/face to face]:HDL記述の基礎(2)
always文,case文,ループ文,フリップフロップ
第6回[対面/face to face]:HDL記述の基礎(3)
ブロッキング代入文,ノンブロッキング代入文,関数,タスク
第7回[対面/face to face]:HDL記述の基礎(4)
ゲートレベル・モデリング,パラメータ化された設計
第8回[対面/face to face]:モデリング例(1)
順序回路(同期・非同期フリップフロップ)
第9回[対面/face to face]:モデリング例(2)
カウンタ,シフトレジスタ
第10回[対面/face to face]:モデリング例(3)
メモリ,レジスタ
第11回[対面/face to face]:モデリング例(4)
有限ステートマシン
第12回[対面/face to face]:モデリング例(5)
ALU,カウンタ,デコーダ,マルチプレクサ
第13回[対面/face to face]:設計演習(1)
信号処理回路の設計演習
第14回[対面/face to face]:設計演習(2)
FPGAによる実装
授業時間外の学習(準備学習・復習・宿題等)Work to be done outside of class (preparation, etc.)
【本授業の準備・復習等の授業時間外学習は、4時間を標準とする】Verilogシミュレータを用いて,解説された論理回路の設計を行うこと.
テキスト(教科書)Textbooks
ディビッド・マネー・ハリス,サラ・L・ハリス著,天野英晴他訳
「ディジタル回路設計とコンピュータアーキテクチャ」翔泳社
参考書References
小林優 著「入門VerilogHDL記述」CQ出版
成績評価の方法と基準Grading criteria
授業内演習レポート(40%)およびレポート(60%)
学生の意見等からの気づきChanges following student comments
授業では,Verilog言語を用いた設計実習を行う.その際,CADソフトの使用方法の練習も行う.
皆さんのオリジナリティを出せるような演習を行います.
学生が準備すべき機器他Equipment student needs to prepare
ノートPC
その他の重要事項Others
本講義では,PCを用いた演習を行う。