情報科学部Faculty of Computer and Information Sciences
COT111KA-CS-111（計算基盤 / Computing technologies 100）論理回路入門Introduction to Logic Circuit Design
李 亜民Yamin LI
授業コードなどClass code etc
| 学部・研究科Faculty/Graduate school | 情報科学部Faculty of Computer and Information Sciences |
| 添付ファイル名Attached documents | |
| 年度Year | 2022 |
| 授業コードClass code | J0419 |
| 旧授業コードPrevious Class code | |
| 旧科目名Previous Class title | |
| 開講時期Term | 秋学期授業/Fall |
| 曜日・時限Day/Period | 火4/Tue.4 |
| 科目種別Class Type | |
| キャンパスCampus | 小金井 / Koganei |
| 教室名称Classroom name | 各学部・研究科等の時間割等で確認 |
| 配当年次Grade | |
| 単位数Credit(s) | 2 |
| 備考（履修条件等）Notes | |
| 他学部公開科目Open Program | |
| 他学部公開（履修条件等）Open Program (Notes) | |
| グローバル・オープン科目Global Open Program | |
| 成績優秀者の他学部科目履修制度対象Interdepartmental class taking system for Academic Achievers | ○ |
| 成績優秀者の他学部科目履修（履修条件等）Interdepartmental class taking system for Academic Achievers (Notes) |
（１） 受講希望者 (受講検討中の者も含む) は、情報科学部学部Googleフォーム（https://forms.gle/ECvwxVe2NcxmrbTK9）で初回講義前までに希望申請をしてください。（※以下URLのご案内があるGoogleフォームとは異なるのでご注意ください。） （２） 以下のURLと教育開発支援機構事務局の案内に従って、履修希望の申請を行ってください。 https://www.hoseikyoiku.jp/risyu/index.html （３） 履修取消については、ご自身の所属学部の履修取消期間内に必ず同時に履修削除を行ってください。 |
| 実務経験のある教員による授業科目Class taught by instructors with practical experience | |
| SDGsCPSDGs CP | |
| アーバンデザインCPUrban Design CP | |
| ダイバーシティCPDiversity CP | |
| 未来教室CPLearning for the Future CP | |
| カーボンニュートラルCPCarbon Neutral CP | |
| 千代田コンソ単位互換提供（他大学向け）Chiyoda Campus Consortium | |
| 選択・必修Optional/Compulsory | |
| カテゴリー（2022年度以降入学者）Category (2022~) | |
| カテゴリー（2021年度以前入学者）Category (~2021) | |
| カテゴリーCategory |
専門教育科目 専門科目 |
すべて開くShow all
すべて閉じるHide All
Outline (in English)
The objective for this lecture is to understand the fundamentals of logic operation, Boolean Algebra, logic gates, and their use in implementing the combinational circuits and sequential circuits. All the circuits will be designed in schematic and simulated with EDA tools. The contents include operations of AND, OR, and NOT gates, Boolean algebra, and designs of full adder, multiplier, multiplexer, decoder, encoder, latches, flip-flops, counter, and traffic light system. Students will be expected to spend more than four hours to study each theme per week. Grading will be decided based on the homeworks (70%) and final project report (30%).
授業で使用する言語Default language used in class
日本語 / Japanese
授業の概要と目的（何を学ぶか）Outline and objectives
本授業では、組み合わせ回路と順序回路を含む論理回路の設計に必要な論理ゲートやブール代数、カルノー図などを用いた回路設計と動作検証シミュレーションの方法について学びます。
到達目標Goal
すべてのデバイス装置の基礎となる論理回路について学びます。また、組み合わせ回路と順序回路を含む論理回路の設計に必要であるブール代数を理解します。 さらに三つの論理ゲート（AND、OR、NOT）のみを用いて、全加算器、乗算器、マルチプレクサ、デコーダー、エンコーダー、Ｎ進カウンターや交通信号機制御システムなど様々なデジタル回路を設計します。実際のハードウェア設計に用いられる Intel Altera Quartus II と ModelSim を使用し、回路設計及び動作検証シミュレーションを行います。
この授業を履修することで学部等のディプロマポリシーに示されたどの能力を習得することができるか（該当授業科目と学位授与方針に明示された学習成果との関連）Which item of the diploma policy will be obtained by taking this class?
ディプロマポリシーのうち「DP3-1」と「DP3-2」に関連
授業で使用する言語Default language used in class
日本語 / Japanese
授業の進め方と方法Method(s)（学期の途中で変更になる場合には、別途提示します。 /If the Method(s) is changed, we will announce the details of any changes. ）
AND ゲートや OR ゲート、NOT ゲート、ブール代数、全加算器、乗算器、マルチプレクサ、デコーダー、エンコーダーなどの簡単なデジタル回路設計から始まり、Ｎ進カウンターや交通信号機制御システムなどの複雑な回路設計も行います。また、設計した論理回路の動作検証シミュレーションの方法についても学びます。論理回路設計とシミュレーションには、Intel Altera Quartus II と ModelSim という EDA ツールを使用します。講義の冒頭で、前回の宿題の答えを説明・フィードバックします。
アクティブラーニング（グループディスカッション、ディベート等）の実施Active learning in class (Group discussion, Debate.etc.)
なし / No
フィールドワーク（学外での実習等）の実施Fieldwork in class
なし / No
授業計画Schedule
授業形態/methods of teaching：対面/face to face
※各回の授業形態は予定です。教員の指示に従ってください。
1[対面/face to face]：０と１の表現、論理ゲートの構成
０と１の表現、NOT、NAND、NOR、AND、OR ゲートの NMOS型、CMOS型、TTL型実装
2[対面/face to face]：ブール代数とド・モルガンの法則
ブール代数の定理とド・モルガンの法則、NANDゲートのみで構成した回路
3[対面/face to face]：論理回路設計及び動作検証の方法
テストベンチ、Intel Altera Quartus II（回路設計）と ModelSim（動作検証）の使い方
4[対面/face to face]：論理式の積和標準形と和積標準形
最小項と最大項、論理式の積和形と和積形の変換及び動作検証
5[対面/face to face]：カルノー図と論理式の簡単化
カルノー図、半加算器と全加算器の設計とシミュレーション
6[対面/face to face]：マルチビット加算回路
リップルキャリーアダーとキャリールックアヘッドアダーの設計とシミュレーション
7[対面/face to face]：減算器と加減算回路
２の補数、加算器を利用した減算と加減算回路の設計とシミュレーション
8[対面/face to face]：符号なし数と２の補数の乗算回路
符号なし数と２の補数の乗算、ウォレスツリー乗算器の設計とシミュレーション
9[対面/face to face]：マルチビット マルチプレクサとALU
マルチプレクサ、７セグメントLED点灯回路、ALUの設計とシミュレーション
10[対面/face to face]：デコーダーとエンコーダー
デコーダーとプライオリティエンコーダーの設計とシミュレーション
11[対面/face to face]：ラッチとフリップフロップ（FF）
記憶できる回路 RS ラッチ、D ラッチ、DFF、JKFF、TFF とレジスタ・ファイル
12[対面/face to face]：Mealy 型と Moore 型順序回路
順序回路の構成、状態遷移図と交通信号機制御システムの設計とシミュレーション
13[対面/face to face]：Ｎ進カウンターと７セグメントLED
DFF、JKFF、TFFを用いた計数器と７セグメントLED点灯回路の設計とシミュレーション
14[対面/face to face]：まとめとクイズ
論理回路の復習とクイズ
授業時間外の学習（準備学習・復習・宿題等）Work to be done outside of class (preparation, etc.)
本授業の準備・復習時間は、各週につき4時間。講義資料を事前に目を通します。また、レポート（宿題）を完成します。
テキスト（教科書）Textbooks
担当教員 Website に掲載
参考書References
ディジタル回路設計とコンピュータアーキテクチャ 第2版 2017
成績評価の方法と基準Grading criteria
課題レポート70％＋最終課題(テスト)30％
学生の意見等からの気づきChanges following student comments
課題のヒントを調整します。
課題の量を調整します。
サンプルレポートを用意します。
学生が準備すべき機器他Equipment student needs to prepare
ノートPCをクラスに持ち込みます。